FPGA-архитектор / Ведущий разработчик ПЛИС (Low-Latency, ЦОС) (удаленная работа)

Вакансия: FPGA-архитектор / Ведущий разработчик ПЛИС (Low-Latency, ЦОС)

Описание вакансии

Мы аккредитованная IT-компания, разрабатываем high-frequency trading (HFT) платформы и высоконагруженные сетевые решения, где критически важны минимальные и детерминированные задержки (low latency). В отличие от типичных задач по оцифровке сигналов или встраиваемых систем, мы работаем на границе физических ограничений кристалла: наши разработчики проектируют конвейеры обработки данных с латентностью в наносекундном диапазоне и оптимизируют использование трансиверов Xilinx Ultrascale+ для передачи потоков 10G/25G/100G Ethernet.

Чем предстоит заниматься:

• Проектирование масштабируемой архитектуры FPGA-ядра для торговых стратегий

• Оптимизация быстродействия (latency, утилизация ресурсов) существующего и нового кода

• Управление командой инженеров: постановка задач, код-ревью, контроль качества

• Перенос математических алгоритмов (ЦОС, фильтрация, корреляция, БПФ) на ПЛИС

• Разработка кастомных арбитров памяти (DDR4, QDR), работа с high-speed трансиверами и PCIe

• Верификация RTL через bit-true моделирование в MATLAB / Python

Наши ожидания (обязательные требования):

• Опыт FPGA-разработки от 6 лет, из них от 3 лет в роли архитектора / техлида

• Verilog / SystemVerilog основной язык (VHDL допустим)

• ЦОС-математика: фильтры (FIR/IIR), БПФ, корреляция, fixed-point арифметика, динамический диапазон

• Опыт решения сложных timing-проблем при загрузке кристалла > 80%

• MATLAB / Python для верификации bit-true моделей

• Управленческий опыт: распределение задач, код-ревью, ответственность за конечный результат

Что выделит вас среди других кандидатов (будет большим преимуществом):

• Опыт в HFT / FinTech / биржевой разработке

• Знание биржевых протоколов (FIX/FAST, MOEX ASTS)

• Опыт разработки на C++ / Python для тестирования

• Публикации / патенты по тематике ЦОС

• Опыт с Zynq RFSoC, разработка драйверов для PS-части (ARM)

Наш технологический стек: VHDL, Verilog/SystemVerilog, Xilinx Vivado, MATLAB/Simulink (HDL Coder), Xilinx Ultrascale(+), Git, ChipScope/ILA, Ethernet 10G/25G+, TCP/IP, XGMII, TCL, Python, C/C++

Мы предлагаем:

• Удаленную работу из любого региона России.

• Официальное трудоустройство по ТК РФ, полностью белая заработная плата.

• Конкурентную зарплату, обсудим детали на собеседовании, исходя из вашего опыта и экспертизы.

• Расширенный ДМС после успешного прохождения испытательного срока (3 месяца).

• Сложные и интересные задачи, где ваши решения имеют непосредственное значение.

• Возможность работать над проектами, требующими сочетания экспертизы в FPGA, алгоритмах ЦОС и высокоскоростных сетях.